하나의 칩이 완성되는 전체 흐름

칩은 한 번에 찍어 내지 않는다

빵집에서 쿠키를 만들 때는 반죽을 펴고, 모양 틀로 찍고, 굽고, 장식한다. 반도체 칩도 비슷하게 생각할 수 있다. 다만 차이가 있다면, 칩은 한 번 찍어서 끝나는 물건이 아니라는 점이다. 얇은 막을 쌓고, 빛으로 무늬를 만들고, 필요 없는 부분을 깎고, 다시 다른 막을 쌓는 일을 수십 번에서 많게는 수백 번 반복한다.

앞에서 우리는 웨이퍼, 클린룸, 포토리소그래피, 식각, 증착, CMP, 배선 공정을 따로 살펴보았다. 이제는 이 조각들을 하나의 흐름으로 이어 볼 차례다. 여기서 말하는 완성은 제품 속에 바로 들어가는 포장된 칩이 아니라, 웨이퍼 위에 트랜지스터와 배선 구조가 만들어지는 단계에 가깝다. 검사와 패키징은 뒤에서 따로 살펴보고, 이번에는 웨이퍼 위에 회로가 만들어지는 큰 흐름에 집중해 보자.

반도체 제조는 크게 보면 다음 순서로 진행된다.

1. 깨끗한 웨이퍼를 준비한다.

2. 필요한 곳에 절연막이나 보호막을 만든다.

3. 빛으로 패턴을 그린다.

4. 그 패턴을 기준으로 깎거나 불순물을 넣거나 막을 쌓는다.

5. 표면을 다듬고 다시 다음 층을 만든다.

6. 트랜지스터를 완성한 뒤, 그 위에 배선을 여러 층으로 연결한다.

7. 마지막으로 회로를 보호할 막을 만들고, 바깥과 연결될 부분을 남겨 둔다.

핵심은 반복이다. 포토리소그래피 한 번으로 칩이 완성되지 않는다. 포토리소그래피는 어디를 처리할지 알려 주는 지도이고, 실제 모양은 식각, 도핑, 증착, 연마가 함께 만든다.

AI 생성 이미지

출발점은 깨끗하고 평평한 웨이퍼

반도체 제조는 얇고 둥근 실리콘 웨이퍼에서 시작한다. 웨이퍼는 단순한 받침판이 아니다. 그 자체가 트랜지스터가 만들어질 재료다. 그래서 표면이 깨끗하고, 평평하고, 결정 구조가 균일해야 한다.

웨이퍼가 공정 라인에 들어오면 먼저 세정 과정을 거친다. 눈에 보이지 않는 먼지, 금속 오염, 유기물, 자연 산화막 같은 것들이 다음 공정에 영향을 줄 수 있기 때문이다. 회로 선폭이 매우 작아질수록 작은 입자 하나도 길을 막거나, 두 배선을 붙게 하거나, 전류가 새는 원인이 된다.

그다음 필요한 경우 실리콘 표면에 산화막을 만든다. 산화막은 실리콘이 산소와 결합해 생기는 얇은 절연막이다. 전류가 함부로 흐르지 못하게 막는 장벽이 되기도 하고, 이후 공정에서 실리콘 표면을 보호하는 막이 되기도 한다. 반도체 공정에서 막은 단순한 덮개가 아니다. 어떤 막은 전기를 막고, 어떤 막은 식각을 막고, 어떤 막은 다음 재료가 잘 붙도록 돕는다.

먼저 트랜지스터가 만들어진다

칩의 가장 아래쪽에는 트랜지스터가 자리 잡는다. 트랜지스터는 전류를 켜고 끄는 작은 스위치다. 이 스위치를 만들려면 실리콘 안에 전기적 성질이 다른 영역을 정밀하게 배치해야 한다.

여기서 도핑이 등장한다. 도핑은 실리콘에 아주 적은 양의 불순물을 넣어 N형 또는 P형 성질을 만드는 과정이다. N형은 전자가 전류 흐름의 주역이 되는 영역이고, P형은 정공이 주역이 되는 영역이다. 현대 디지털 칩에서는 보통 NMOS와 PMOS 트랜지스터를 함께 사용한다. 이 조합을 CMOS라고 부른다.

왜 두 종류를 함께 쓸까? 한쪽 스위치만 쓰면 신호를 만들 수는 있지만 전력 낭비가 커지거나 안정적인 0과 1을 만들기 어렵다. CMOS에서는 NMOS와 PMOS가 서로 보완적으로 움직인다. 한쪽이 전류 길을 열 때 다른 쪽은 닫히는 방식으로 동작해, 디지털 회로가 비교적 적은 전력으로 뚜렷한 신호를 만들 수 있다.

이를 위해 웨이퍼에는 먼저 N형 영역과 P형 영역이 구분되어야 한다. 예를 들어 P형 바탕 위에 N형 우물 영역을 만들고, 그 안에 PMOS를 배치할 수 있다. 반대로 NMOS는 P형 바탕이나 P형 우물에 만든다. 여기서 우물은 말 그대로 전기적 성질이 다른 큰 구역이다. 이 구역 위에 게이트, 소스, 드레인 같은 트랜지스터의 핵심 부분이 차례로 만들어진다.

빛으로 위치를 정하고, 공정으로 실제 모양을 만든다

트랜지스터를 만들 때도 기본 흐름은 같다. 먼저 웨이퍼 위에 포토레지스트를 바른다. 포토레지스트는 빛에 반응하는 감광성 막이다. 그 위에 마스크를 통해 빛을 쬐면, 회로 설계도에 해당하는 무늬가 포토레지스트에 옮겨진다. 현상 과정을 거치면 남는 부분과 제거되는 부분이 생긴다.

하지만 이 무늬가 곧 회로는 아니다. 이 무늬는 작업자가 붙이는 표시 테이프와 비슷하다. 여기만 깎아라, 여기는 보호하라, 이곳에 불순물을 넣어라 하고 알려 주는 임시 지도다.

예를 들어 특정 위치에 도핑을 해야 한다면, 먼저 포토리소그래피로 그 위치만 열어 둔다. 그다음 이온 주입으로 불순물 원자를 실리콘 안에 넣는다. 이후 열처리를 통해 들어간 원자들이 제자리를 잡고 전기적으로 활성화되도록 한다. 다른 영역은 포토레지스트나 절연막이 막고 있기 때문에 불순물이 들어가지 않거나, 들어가더라도 원하는 양보다 훨씬 적게 들어간다.

식각도 같은 방식으로 진행된다. 먼저 막을 쌓고, 포토리소그래피로 패턴을 만든 뒤, 노출된 부분만 플라즈마나 화학약품으로 제거한다. 그러면 임시 무늬가 실제 재료의 모양으로 옮겨진다.

이때 중요한 것은 위치 맞춤이다. 새로운 무늬는 이미 만들어진 아래층 구조와 정확히 맞아야 한다. 게이트가 있어야 할 곳, 소스와 드레인이 들어갈 곳, 나중에 배선과 연결될 곳이 서로 어긋나면 회로는 제대로 동작하지 않는다. 그래서 포토리소그래피는 단순히 그림을 그리는 공정이 아니라, 앞에서 만든 층과 다음에 만들 층을 맞물리게 하는 공정이기도 하다.

쌓고 깎는 순서가 성질을 바꾼다

반도체 공정에서 순서는 매우 중요하다. 요리에서 재료를 넣는 순서가 맛을 바꾸듯, 칩 제조에서도 공정 순서가 회로 특성을 바꾼다. 산화막을 먼저 만들지, 도핑을 먼저 할지, 열처리를 어느 온도에서 얼마나 할지에 따라 트랜지스터의 문턱 전압, 누설 전류, 저항, 속도가 달라진다.

문턱 전압은 트랜지스터가 본격적으로 켜지기 시작하는 전압이다. 너무 낮으면 꺼져 있어야 할 때도 전류가 샐 수 있다. 너무 높으면 켜는 데 더 큰 전압이 필요해져 속도와 전력에 불리하다. 도핑 농도와 위치, 게이트 절연막 두께, 열처리 조건은 모두 이 문턱 전압에 영향을 준다.

그래서 반도체 공정은 단순한 반복 작업이 아니다. 같은 노광, 같은 식각이라는 이름을 가져도 각 단계마다 조건이 다르다. 어느 층에서는 깊게 깎아야 하고, 어느 층에서는 얇은 막만 제거해야 한다. 어떤 막은 절연을 위해 남겨야 하고, 어떤 막은 다음 공정 전에 완전히 없애야 한다.

공정 순서가 조금만 어긋나도 문제가 생긴다. 너무 이른 열처리는 이미 만든 구조를 변형시킬 수 있다. 식각 시간이 길면 보호해야 할 부분까지 깎일 수 있다. 증착 막이 너무 두껍거나 얇으면 다음 포토리소그래피에서 초점이 맞지 않거나 전기적 특성이 달라질 수 있다. 칩은 작지만, 그 안의 제조 순서는 매우 엄격한 시간표처럼 움직인다.

트랜지스터 위에 전기의 도로망을 세운다

트랜지스터가 만들어졌다고 해서 회로가 완성되는 것은 아니다. 스위치가 수십억 개 있어도 서로 연결되지 않으면 아무 일도 할 수 없다. 이제 필요한 것은 배선이다.

배선 공정은 트랜지스터 위에 절연막과 금속선을 여러 층으로 쌓아 올리는 과정이다. 아래층의 트랜지스터와 첫 금속층을 연결하려면 작은 구멍을 뚫고 금속을 채워야 한다. 이런 연결부를 접촉구멍 또는 콘택트라고 부르기도 한다. 금속층과 금속층 사이를 세로로 잇는 연결부는 비아라고 부른다. 이름은 조금 다르지만, 독자는 일단 층과 층을 세로로 이어 주는 금속 길이라고 이해하면 충분하다. 가로 방향의 금속선과 세로 방향의 비아가 합쳐져 칩 안의 도로망을 만든다.

배선 공정에서도 포토리소그래피, 식각, 증착, CMP가 반복된다. 절연막을 쌓고, 구멍과 홈을 만들고, 금속을 채우고, 표면을 평평하게 다듬는다. 이 과정을 여러 번 반복하면 아래에는 작은 트랜지스터들이 있고, 그 위에는 여러 층의 금속 배선이 놓인 입체 구조가 된다.

배선은 단순히 전기를 이어 주는 선이 아니다. 배선의 저항이 크면 신호가 늦게 도착한다. 배선 사이의 정전용량이 크면 서로 영향을 주고 전력 소모가 늘어난다. 그래서 설계자는 어떤 신호를 어느 층으로 보낼지, 전원과 접지는 얼마나 굵게 만들지, 중요한 신호는 얼마나 짧게 연결할지 고민한다. 제조 공정은 그 설계를 실제 재료로 구현한다.

배선까지 끝나면 맨 위에는 회로를 보호하는 절연막이 덮인다. 다만 모든 곳을 완전히 덮어 버리면 바깥과 전기적으로 연결할 수 없으므로, 나중에 검사나 패키징에서 사용할 연결 패드 부분은 열어 둔다. 이렇게 해야 웨이퍼 위의 칩이 다음 단계로 넘어갈 준비를 마친다.

설계도와 공정 조건은 한 몸처럼 맞아야 한다

반도체 칩은 설계자가 회로도를 그린다고 바로 만들어지지 않는다. 설계도는 반드시 제조 공정의 규칙 안에서 그려져야 한다. 예를 들어 어떤 공정에서 만들 수 있는 최소 선폭, 두 금속선 사이의 최소 간격, 비아의 크기, 사용할 수 있는 금속층 수가 정해져 있다. 설계가 이 규칙을 벗어나면 아무리 논리적으로 맞아도 실제 웨이퍼 위에는 안정적으로 만들 수 없다.

반대로 제조 공정도 설계를 고려해야 한다. 특정 회로가 빠른 속도를 요구한다면 트랜지스터 특성과 배선 저항을 그에 맞게 조절해야 한다. 메모리처럼 같은 구조가 반복되는 칩과, 프로세서처럼 복잡한 논리 회로가 많은 칩은 설계 방식도 다르고 공정에서 중요하게 보는 조건도 다르다.

그래서 반도체 제조에는 공정 조건을 담은 일종의 약속 묶음이 있다. 어떤 두께로 막을 쌓을지, 어떤 농도로 도핑할지, 식각은 어느 정도까지 할지, 배선은 몇 층으로 만들지 같은 정보가 설계 규칙과 연결된다. 설계와 제조가 서로 맞물려야 웨이퍼 위의 무늬가 실제로 동작하는 칩이 된다.

하나의 웨이퍼 안에 수많은 칩이 함께 만들어진다

마지막으로 중요한 점이 있다. 반도체는 칩 하나를 따로 만들어 내는 방식이 아니다. 하나의 웨이퍼 위에 같은 회로가 격자처럼 반복 배치되고, 공정은 웨이퍼 위의 많은 칩 후보에 함께 적용된다.

다만 포토리소그래피를 조금 더 정확히 말하면, 아주 큰 웨이퍼 전체를 한 번에 비추는 것이 아니라 일정한 영역을 나누어 반복해서 노광하는 경우가 많다. 그래도 같은 마스크와 같은 조건이 웨이퍼 위의 칩 후보들에 차례로 적용된다는 점은 같다. 식각, 증착, 세정, CMP 같은 공정도 웨이퍼 단위로 관리되기 때문에, 한 조건의 흔들림이 많은 칩에 영향을 줄 수 있다.

이 방식은 대량 생산에 유리하다. 하지만 동시에 위험도 크다. 한 공정 조건이 흔들리면 웨이퍼 전체의 많은 칩이 영향을 받을 수 있다. 그래서 공정 중간중간 두께, 선폭, 정렬 상태, 오염 여부, 전기적 특성을 계속 확인한다. 완성품 검사는 다음 장에서 더 자세히 보겠지만, 좋은 칩은 마지막에 갑자기 골라내는 것이 아니라 제조 중 계속 관리되어야 한다.

반도체 제조의 전체 흐름을 한 문장으로 정리하면 이렇다. 깨끗한 실리콘 웨이퍼 위에, 설계도와 공정 조건을 맞추어, 빛으로 위치를 정하고, 재료를 쌓고 깎고 바꾸는 일을 반복해, 트랜지스터와 배선을 입체적으로 완성하는 과정이다.

칩은 작은 조각이지만 그 안에는 수많은 순서가 들어 있다. 그리고 그 순서가 정확히 맞을 때, 모래에서 출발한 실리콘은 전기를 계산하고 기억하는 반도체 칩에 가까워진다. 다음 단계에서는 그 칩들이 제대로 만들어졌는지 검사하고, 세상과 연결될 수 있도록 준비하게 된다.