깎고, 쌓고, 다듬는 박막 공정

회로는 한 번에 새겨지지 않는다

종이에 그림을 그릴 때는 연필 한 자루면 충분해 보인다. 하지만 도시 모형을 만든다고 생각해 보자. 먼저 바닥을 깔고, 길이 들어갈 곳을 표시하고, 필요 없는 부분을 파내고, 다시 벽을 세우고, 표면을 평평하게 만든다. 반도체 칩도 이와 비슷하다.

웨이퍼 위의 회로는 한 번에 조각되지 않는다. 아주 얇은 막을 쌓고, 포토리소그래피로 위치를 정한 뒤, 필요한 부분을 깎아낸다. 표면이 울퉁불퉁해지면 다시 평평하게 다듬는다. 이 과정이 수십 번, 많게는 수백 번 반복되면서 평평한 실리콘 원판은 복잡한 입체 구조를 가진 칩으로 변한다.

이 장에서 볼 핵심 공정은 세 가지다. 깎는 식각, 쌓는 증착, 다듬는 CMP다. 이름은 어렵지만 역할은 단순하다. 식각은 모양을 만든다. 증착은 재료를 올린다. CMP는 다음 공정을 할 수 있도록 표면을 평평하게 정리한다.

AI 생성 이미지

포토레지스트 무늬는 지도일 뿐이다

앞 장에서 포토리소그래피는 빛으로 포토레지스트에 무늬를 만드는 공정이라고 했다. 여기서 중요한 점이 있다. 포토레지스트 무늬 자체가 최종 회로는 아니다. 그것은 후속 공정이 어디를 건드리고 어디를 보호해야 하는지 알려 주는 임시 지도다.

예를 들어 웨이퍼 위에 절연막이 깔려 있다고 하자. 그 위에 포토레지스트를 바르고 빛으로 무늬를 만든다. 현상 후에는 어떤 곳에는 포토레지스트가 남고, 어떤 곳은 드러난다. 이제 식각 장비에 넣으면 드러난 절연막이 깎인다. 포토레지스트가 덮고 있는 곳은 상대적으로 보호된다.

이렇게 하면 빛으로 만든 임시 무늬가 실제 재료의 모양으로 옮겨진다. 즉 포토리소그래피가 '어디를' 정한다면, 식각은 그 위치에 맞춰 '실제로 파내는' 일을 한다.

깎기: 식각은 무늬를 재료에 새기는 과정이다

식각은 영어로 에칭이라고도 한다. 쉽게 말하면 원하는 부분의 재료를 제거하는 공정이다. 회로를 만들려면 막을 그냥 쌓기만 해서는 안 된다. 전기가 지나갈 구멍, 트랜지스터의 게이트 모양, 절연막의 틈, 배선이 놓일 홈을 만들어야 한다. 이때 식각이 필요하다.

식각에는 크게 습식 식각과 건식 식각이 있다.

습식 식각은 액체 화학약품으로 재료를 녹여 제거하는 방식이다. 설탕을 물에 녹이는 장면을 떠올리면 쉽다. 특정 재료를 잘 녹이는 용액을 사용하면 노출된 부분이 제거된다. 장비가 비교적 단순하고 처리 속도가 빠를 수 있지만, 액체가 재료를 옆방향으로도 깎아 들어가는 경우가 많다. 그래서 아주 미세한 모양을 수직에 가깝게 만들기에는 한계가 있다.

건식 식각은 주로 플라즈마를 이용한다. 플라즈마는 기체에 에너지를 주어 반응성이 큰 입자들이 생긴 상태다. 이 입자들이 웨이퍼 표면의 재료와 반응하거나 표면을 때리면서 재료를 제거한다. 조건을 잘 잡으면 아래 방향으로 깊게 파는 식각이 가능하다. 미세 회로에서는 옆으로 퍼지지 않고 곧게 파내는 능력이 중요하기 때문에 건식 식각이 널리 쓰인다.

여기서 자주 나오는 말이 선택비다. 선택비는 깎고 싶은 재료는 잘 깎고, 보호해야 할 재료는 덜 깎는 능력이다. 예를 들어 절연막은 제거해야 하지만 포토레지스트나 아래층 실리콘은 최대한 남겨야 한다면, 그 차이가 커야 좋은 식각이다.

또 하나 중요한 말은 이방성이다. 이방성 식각은 방향에 따라 깎이는 정도가 다른 식각이다. 아래로는 잘 깎이고 옆으로는 덜 깎이면 좁고 깊은 구조를 만들기 쉽다. 반대로 모든 방향으로 비슷하게 깎이면 등방성 식각이라고 한다. 등방성 식각은 둥글게 파이거나 포토레지스트 아래쪽까지 파고드는 언더컷을 만들 수 있다.

실제 공정에서는 식각 시간을 조금 넉넉하게 잡기도 한다. 웨이퍼 전체가 완전히 같은 속도로 깎이지 않기 때문이다. 하지만 너무 오래 식각하면 보호해야 할 층까지 손상될 수 있다. 그래서 식각은 단순히 "많이 깎는" 일이 아니라 "원하는 곳을 원하는 깊이까지만 깎고 멈추는" 일에 가깝다.

쌓기: 증착은 원자와 분자를 얇게 올리는 과정이다

식각이 깎는 일이라면 증착은 쌓는 일이다. 증착은 웨이퍼 위에 새로운 막을 형성하는 공정이다. 이 막을 박막이라고 부른다. 박막은 말 그대로 매우 얇은 막이다. 반도체에서는 수 나노미터에서 수백 나노미터 두께의 막이 흔하다. 나노미터는 10억 분의 1미터다.

왜 이렇게 얇은 막을 쌓아야 할까. 칩 안에는 여러 성질의 재료가 필요하다. 전기를 막는 절연막이 있어야 하고, 전기가 지나가는 금속막도 있어야 한다. 때로는 실리콘처럼 반도체 성질을 가진 막도 필요하다. 이 재료들이 층층이 쌓이고 일부가 깎이며 트랜지스터와 배선 구조를 만든다.

증착 방식도 여러 가지가 있다. 대표적으로 물리적 기상 증착, 화학적 기상 증착, 원자층 증착이 있다.

물리적 기상 증착은 보통 PVD라고 부른다. 재료를 물리적으로 떼어 내 웨이퍼 위에 날려 붙이는 방식으로 이해하면 된다. 벽에 스프레이를 뿌려 얇은 막을 입히는 장면과 비슷하다. 금속막을 만들 때 자주 쓰인다. 다만 깊고 좁은 구멍의 안쪽 벽까지 균일하게 덮는 데는 어려움이 있을 수 있다.

화학적 기상 증착은 CVD라고 부른다. 기체 상태의 원료를 웨이퍼 표면에서 화학 반응시켜 막을 만드는 방식이다. 필요한 재료가 표면에서 만들어져 얇게 쌓인다고 생각하면 된다. CVD는 절연막이나 반도체막을 만들 때 널리 쓰이며, 복잡한 표면에도 비교적 잘 덮이는 장점이 있다.

원자층 증착은 ALD라고 부른다. 이름 그대로 원자층 수준으로 막을 아주 정밀하게 쌓는 방식이다. 원료 기체를 한 번에 모두 넣는 것이 아니라, 서로 다른 기체를 순서대로 넣어 표면 반응을 한 층씩 진행한다. 페인트를 두껍게 한 번 바르는 것이 아니라, 아주 얇은 막을 여러 번 반복해 원하는 두께를 맞추는 방식에 가깝다. 속도는 느릴 수 있지만, 두께 제어와 균일성이 뛰어나 미세한 구조에서 중요하다.

증착에서 중요한 것은 두께만이 아니다. 웨이퍼 전체에 막이 고르게 깔리는지, 구멍이나 계단진 구조의 옆벽까지 잘 덮이는지, 막 안에 불순물이 섞이지 않는지, 막에 생긴 응력 때문에 갈라지거나 휘지 않는지도 중요하다. 얇은 막 하나가 불균일하면 다음 식각이나 배선 공정 전체가 흔들릴 수 있다.

다듬기: 평탄화가 없으면 다음 층을 만들 수 없다

층을 쌓고 깎는 일을 반복하면 웨이퍼 표면은 자연스럽게 울퉁불퉁해진다. 낮은 곳과 높은 곳이 생기고, 계단 모양의 단차가 커진다. 문제는 포토리소그래피가 평평한 표면을 좋아한다는 점이다.

카메라로 사진을 찍을 때 피사체의 높이가 제각각이면 초점이 맞지 않는 부분이 생긴다. 포토리소그래피도 비슷하다. 빛으로 아주 작은 무늬를 정확히 옮기려면 표면 높이가 일정해야 한다. 표면이 너무 울퉁불퉁하면 빛의 초점이 흐려지고, 포토레지스트 두께도 고르지 않아진다. 그 결과 패턴이 흐트러질 수 있다.

그래서 필요한 공정이 CMP다. CMP는 화학 기계적 평탄화 또는 화학 기계적 연마라고 부른다. 화학 반응과 기계적 마찰을 함께 이용해 표면을 평평하게 만드는 공정이다.

원리는 어렵지 않다. 웨이퍼를 연마 패드에 누르고 회전시키면서 슬러리라는 액체를 공급한다. 슬러리에는 표면 재료를 약하게 반응시키는 화학 성분과 아주 작은 연마 입자가 들어 있다. 화학 성분이 표면을 반응하기 쉬운 상태로 만들고, 연마 입자와 패드가 높은 부분을 조금씩 깎아 낸다. 바닥을 왁스로 닦고 광을 내는 작업과 비슷해 보일 수 있지만, 반도체에서는 나노미터 수준의 정밀도가 필요하다.

CMP는 단순히 반짝이게 만드는 공정이 아니다. 다음 포토리소그래피가 제대로 동작하도록 표면을 다시 기준면에 가깝게 맞추는 공정이다. 특히 여러 층의 배선이 쌓이는 단계에서는 CMP가 없으면 위층으로 갈수록 단차가 커져 더 이상 정밀한 패턴을 만들기 어렵다.

하지만 CMP도 완벽한 공정은 아니다. 너무 많이 연마하면 필요한 막까지 사라진다. 금속 배선 부분이 주변보다 더 파이는 디싱, 넓은 영역이 과하게 낮아지는 에로전 같은 문제가 생길 수 있다. 그래서 압력, 회전 속도, 슬러리 조성, 연마 시간, 멈출 지점을 정밀하게 제어해야 한다.

반복이 평면 웨이퍼를 입체 구조로 바꾼다

이제 전체 흐름을 한 번 연결해 보자.

먼저 웨이퍼 위에 필요한 막을 증착한다. 그 위에 포토레지스트를 바르고 포토리소그래피로 무늬를 만든다. 식각으로 노출된 부분을 깎아 실제 재료에 모양을 새긴다. 포토레지스트를 제거하고 세정한다. 필요하면 다시 다른 막을 증착하고, 표면이 거칠어지면 CMP로 평평하게 만든다. 그리고 다시 포토리소그래피를 한다.

이 반복 속에서 트랜지스터의 게이트가 만들어지고, 절연막에 구멍이 뚫리며, 금속이 채워지고, 여러 층의 배선이 쌓인다. 처음에는 단순한 실리콘 원판이던 웨이퍼가 점점 입체적인 회로 구조로 바뀐다.

중요한 것은 각 공정이 따로 존재하지 않는다는 점이다. 포토리소그래피가 아무리 정밀해도 식각이 옆으로 번지면 모양이 무너진다. 증착막이 고르지 않으면 식각 깊이가 달라진다. CMP가 충분하지 않으면 다음 노광의 초점이 흐려진다. 반대로 CMP가 지나치면 이미 만든 구조가 손상된다.

그래서 반도체 제조는 하나의 뛰어난 공정보다 공정 사이의 균형이 중요하다. 잘 쌓기 위해서는 표면이 깨끗해야 하고, 잘 깎기 위해서는 보호막과 재료의 차이를 알아야 하며, 잘 다듬기 위해서는 다음 층이 무엇을 필요로 하는지 알아야 한다.

얇은 막들이 모여 칩이 된다

반도체 칩을 현미경으로 보면 여러 층이 겹친 작은 도시처럼 보인다. 아래쪽에는 트랜지스터가 있고, 그 위에는 절연막과 금속 배선이 층층이 놓인다. 각 층은 따로 보면 얇은 막과 작은 구멍, 가느다란 선에 불과하다. 하지만 이들이 정확한 위치에서 연결되면 전류가 정해진 길로 흐르고, 칩은 정보를 저장하고 계산할 수 있게 된다.

식각, 증착, 평탄화는 반도체 제조의 기본 동작이다. 깎고, 쌓고, 다듬는다. 그리고 다시 깎고, 쌓고, 다듬는다. 이 단순한 반복이 극도로 정밀하게 제어될 때, 웨이퍼 위에는 수많은 트랜지스터와 배선이 만들어진다.

다음 장에서는 이렇게 만들어진 소자들이 어떻게 전기적으로 서로 연결되는지 살펴본다. 트랜지스터 하나하나는 작은 스위치지만, 칩이 동작하려면 이 스위치들을 이어 주는 길이 필요하다. 그 길을 만드는 과정이 배선 공정이다.