TSMC의 High-NA EUV 유예, 기술 후퇴가 아니라 비용 구조의 선택이다

TSMC가 ASML의 차세대 High-NA EUV 장비를 2029년까지 양산에 쓰지 않겠다고 밝혔다. 장비 한 대 가격이 3억5000만유로 이상인 만큼, 이유는 의외로 단순하다. "지금은 너무 비싸다"는 것이다.¹²

중요한 건 이 판단이 단순한 구매 지연이 아니라는 점이다. 세계 최대 파운드리가 "가장 비싼 최신 장비"보다 "기존 EUV 최대 활용 + 패키징 강화"를 택했다는 뜻이기 때문이다. AI 붐으로 반도체 수요는 커지고 있지만, 성능 경쟁의 중심이 더 이상 리소그래피 한 축에만 있지 않다는 신호로 읽힌다.³⁴

왜 TSMC는 최신 장비보다 기존 EUV를 더 믿는가

확인된 사실부터 보자. TSMC의 케빈 장은 기존 EUV로도 계속 성능 향상을 끌어낼 수 있다고 밝혔고, High-NA EUV는 "매우, 매우 비싸다"고 평가했다.¹² 동시에 TSMC는 A13 공정을 2029년 양산 목표로 제시했고, N2U 같은 변형 노드도 함께 내놨다.³

여기서 읽어야 할 포인트는 "기술이 안 돼서"가 아니라 "경제성이 아직 안 맞아서"다. EUV는 이미 최첨단 칩 생산의 핵심이지만, High-NA는 그보다 더 높은 해상도를 제공하는 다음 단계다.⁵ 다만 해상도가 좋아진다고 해서 곧바로 수익성이 좋아지는 건 아니다. 팹 한 곳 건설에 200억~300억달러가 들고, 일반 EUV도 2억달러가 넘는 상황에서, 4억달러 안팎의 장비를 대규모로 넣는 결정은 기술 문제가 아니라 자본 배분 문제에 가깝다.²

실무적으로 보면 이는 고객에게도 메시지가 분명하다. 애플, 엔비디아, AMD 같은 고객사는 "TSMC가 High-NA 없이도 로드맵을 유지할 수 있느냐"를 본다. TSMC는 지금 "가능하다"고 답한 셈이다.

병목은 리소그래피보다 패키징일 수 있다

이번 이슈를 High-NA 채택 여부만으로 보면 반만 본 셈이다. TSMC는 같은 자리에서 CoWoS 같은 고급 패키징 확대를 더 강하게 밀었다. 2028년쯤에는 대형 컴퓨트 다이 10개와 HBM 20개 수준을 한 패키지에 묶는 구상을 제시했다는 보도도 나왔다.³

이건 왜 중요할까. AI 칩의 성능은 이제 "트랜지스터를 얼마나 더 촘촘히 찍느냐"만으로 결정되지 않는다. 메모리를 얼마나 가깝게 붙이고, 얼마나 넓은 대역폭으로 연결하고, 열과 전력을 어떻게 감당하느냐가 제품 경쟁력을 좌우한다. 즉, 미세공정의 진보가 계속 중요하더라도, 당장 돈이 되는 병목은 패키징 캐파일 수 있다.

물론 반론도 있다. 대형 패키지는 발열, 뒤틀림, 열팽창 같은 난제가 커진다. 이런 문제가 예상보다 오래 가면, 결국 더 미세한 패터닝 능력을 가진 High-NA의 필요성이 앞당겨질 수 있다.³ 그래서 이번 발표를 "High-NA 불필요"로 읽는 건 과하다. 더 정확한 해석은 "TSMC는 아직 비용 대비 효과가 맞는 시점이 아니라고 본다"에 가깝다.

ASML과 인텔에는 어떤 뜻인가

ASML 입장에서는 분명히 좋지 않은 신호다. TSMC는 최대 고객 중 하나이고, 시장은 High-NA 양산 도입 속도를 차세대 성장 지표로 보고 있었다. 실제로 발표 직후 ASML 주가는 장중 5% 넘게 밀리기도 했다.²

하지만 이것을 ASML의 구조적 위기로 보기도 이르다. SK하이닉스는 2027년까지 79억달러 규모의 EUV 장비를 주문했다고 공개했고, 메모리와 로직 전반에서 EUV 수요 자체는 여전히 강하다.⁶ 즉, 문제는 "EUV 수요가 있느냐"가 아니라 "High-NA가 언제 대세가 되느냐"다.

비교하면 더 분명해진다. 인텔은 High-NA의 선도 도입자를 자처하고 있다.³ 반면 TSMC는 기존 EUV와 패키징 최적화로 시간을 벌겠다는 전략이다. 같은 목표를 두고도 접근이 다르다. 인텔은 공정 리더십 복귀를 위해 공격적으로 가고, TSMC는 수율과 수익성을 해치지 않는 범위에서 단계적으로 간다. 어느 쪽이 맞는지는 아직 결과로만 판단할 수 있다.

지금 이 뉴스를 특히 봐야 하는 사람은 세 부류다. 반도체 투자자는 "최신 장비 도입"보다 "고객 수요 대비 수익성"을 봐야 한다. 칩 설계사는 공정 이름보다 패키징 로드맵과 공급능력을 더 꼼꼼히 봐야 한다. 그리고 업계 관찰자라면 앞으로 2~3년 동안 TSMC의 패키징 병목, 인텔의 High-NA 양산 성과, ASML의 실제 수주 구성을 같이 봐야 한다. 차세대 반도체 경쟁은 더 이상 "누가 제일 앞선 장비를 먼저 샀나"만으로 설명되지 않는다.

참고

¹TSMC says it will hold off on using ASML's most advanced high-NA EUV machines, costing upwards of €350M apiece, for chip production through 2029 to save money (Bloomberg)

²TSMC says ASML's latest chipmaking gear is too pricey to use

³TSMC Debuts A13, Holds Off on ASML's High-NA EUV Tools Until 2029

⁴ASML drops after TSMC delays adoption of its newest chipmaking machines until 2029

⁵Extreme ultraviolet lithography - Wikipedia

⁶SK hynix places record $8 billion order for ASML EUV lithography machines -- should pay for up to 30 EUV machines over two years, serving HBM and advanced DRAM production